احمد عفیفی

  جلسه دفاعیه از پایان‌نامه دکتری

  چکیده

  در طول چند دهه گذشته، صنعت نیمه‌هادی/کامپیوتر همواره طبق قانون مور پیشرفت کرده تا چگالی ترانزیستورهای CMOS به حدود یک بیلیون بر تراشه رسیده است. منتهی، امروزه این صنعت به پایان نقشه راه خود نزدیک شده و با چالش‌های تکنولوژیکی فراوانی روبرو شده است. به طوری‌که، با کوچک‌تر شدن اندازه ترانزیستورها، پدیده‌های کوانتمی ظاهر ‌شده و نقص و خرابی‌ها افزایش می یابند. این عوامل پیاده‌سازی محاسبات مبتنی بر معماری ون نیومنی فعلی را در آینده با چالش تحمل ناپذیری و ناپایداری مواجه می‌کنند.

  راه حل کوتاه‌مدت برای مقابله با چالش تکنولوژیکی CMOS ، تکنولوژی سه بعدی هیبرید CMOS/Nano ، مانند CMOL ، است. راه حل مقابله با چالش ناسازگاری معماری محاسباتی ون نیومنی با قطعات غیرقابل اعتماد نانو نیز معماری‌‌ مبتنی بر علوم عصب/شناسی بیولوژیکی می‌‌باشد.

  بنابراین در این رساله، هدف پیاده‌سازی شبکه‌های عصبی ضربانی ( SNN ) در تکنولوژی CMOL ‌بوده است تا از مزایای قدرت محاسباتی و تحمل‌پذیری خطای شبکه‌های SNN و چگالی بالا و مصرف توان پائین سخت‌افزار CMOL بهره برده شود. در این راستا، تجزیه و تحلیل هزینه بر عملکرد محاسباتی/عملیاتی پیاده سازی شبکه‌های نرومورفیک، به‌کارگیری عنصر الکترونیکی جدید ممریستور در نقش یک سیناپس (حافظه/پردازشگر) آنالوگ و معماری‌ مناسب برای پیاده‌سازی شبکه‌های SNN با قابلیت یادگیری و شکل پذیری وابسته به زمان ضربه ( STDP ) در CMOL ارائه شده است. نتایج شبیه‌سازی‌های انجام شده نشان می‌دهند معماری ارائه شده سطح سیلیکان و مصرف توان شبکه های SNN تطبیق‌پذیر را در مقایسه با پیاده‌سازی‌ CMOS حداقل به اندازه{ {O(N²)-O(N) (که N اندازه شبکه است) کاهش می‌دهد و از طرف دیگر قانون STDP و آموزش مبتنی بر همبستگی داده‌های زمانی- مکانی را در فرایندی مشابه با رفتار نرون‌های بیولوژیکی پیاده‌سازی می‌کند. بنابراین می‌تواند کاندیدای نوید بخشی برای پیاده‌سازی شبکه‌های تطبیق‌پذیر عصبی مقیاس بزرگ، در حد مغز، بر روی ساختارهای سیلیکانی یک‌پارچه باشد ؛ موضوعی که تاکنون به‌ دلیل محدودیت سطح مغفول مانده و می‌تواند باعث تحولی در هوش مصنوعی شود.

  محل: سالن سمینار دانشکده برق